JFET 'in Polarmalandırılması

a) Sabit Polarma



Şekil 1.23 (a) ve (b) 'deki gibi kullanılan JFET devrelerine sabit (fixed) polarmalı devreler adı verilir. Çünkü, gate ve source uçları arasına VGG gibi sabit bir güç kaynağı kullanışmıştır. n-kanallı JFET 'in gate terminaline, VGG 'nin (-) kutbu; p-kanallı JFET 'in gate terminaline ise (+) kutbu irtibatlandırılmalıdır. Dikkat edilmesi gereken başka bir husus, n kanallı JFET 'in drain terminaline VDD güç kaynağının (+) ucu, p-kanallıda ise (-) ucu uygulanmalıdır.



Şekil 1.23 'teki devreler yükselteç olarak kullanılabilir. Yükseltilecek sinyal C kuplaj kondansatörü vasıtasıyla JFET 'in gate 'ine uygulanır. JFET 'in drain ucundan ise sinyal yükseltilmiş olarak alınır. Devrede source terminali, hem giriş hem de çıkış için ortak kullanıldığı için devrenin adı da Source 'u Ortak Yükselteç 'tir. Emiteri ortak yükselteç devresine benzer. Emiteri ortak yükselteçte giriş transistörün beyzine uygulanırken, çıkış kollektörden alınır.

Bu devrelerde gate-source terminalleri VGG güç kaynağı ile ters bayaslanmıştır yani polarmalandırılmıştır. VGG kaynağı JFET 'i öngerilimleyecek VGS gerilimi sağlar. Fakat, VGG kaynağından akım çekilmez.

RG direnci, C kuplaj kondansatörü üzerinden uygulanacak herhangi bir AC sinyalinin RG üzerinde arttırılmasını sağlamak için eklenmiş olup, AC sinyalin RG üzerinde artmasıyla birlikte RG direnci üzerindeki DC gerilim düşümü,

VRG = I.R = 0 Volt olur.

Gate - Source gerilimi (VGS) ise,

VGS = VG - VS = VGG - 0 = VGG olarak bulunur.

Drain akımı;

ID = IDSS [1-(VGS/VP)]2 formülü ile bulunabilir.

Drain akımı, RD direnci üzerinde bir gerilim düşümüne sebep olup, değeri, VRD = ID.RD ile bulunur.
Şekil 1.23 (a) 'daki devrede sadece drain-source kısmını göz önüne alırsak, devre şekli aşağıdaki gibidır



Şekil 1.24 'teki devre çıkış, drain terminalinden alınmış olup Şekil 1.23 'teki devreden herhangi bir farkı yoktur. Devreye tatbik edilen voltaj, elemanların üzerine düşen voltajların toplamına eşit olduğundan;

VDD = ID.RD+VDS 'dir. Burada VDS değeri aynı zamanda çıkış voltajı (Vo) olduğu için;

VDS = VDD-ID.RD formülü bulunur.

Bunun, transistörlerdeki VCE = VCC-IC.RC formülünden de hiç farkı yoktur. Bu formülden drain akımını çekersek;

ID.RD = VDD-VDS

ID = (VDD-VDS)/RD formülü bulunur.

Acaba, JFET devrelerindeki RD drain yük direncinin görevi nedir? (Transistörlü devrelerdeki, RC kollektör yük direnci için de geçerli)

Çıkıştan alınan voltaj, VDS = VDD-ID.RD idi.

RD direnci olmasaydı;

VDS = VDD-ID.RD/0 ; RD=0

VDS = VDD olurdu. Yani, çıkıştan alınan voltaj, daima VDD güç kaynağı değerine eşit olacaktı. Girişte yükseltilmek üzere bir AC sinyal uyguladığımız halde, çıkıştan VDD güç kaynağının değerini görecektik. Dolayısıyla yükselteç devresi, yükselteç gibi çalışmayacak girişine uygulanan sinyalleri yükseltmeyecekti.